https://www.darrentoback.com/can-risc-v-linux-of-microprocessors-start-an-open-hardware-renaissance
RISC-V is an interesting open hardware CPU. It is the most promising open CPU design, but can it succeed in competitive CPU market?
https://www.darrentoback.com/can-risc-v-linux-of-microprocessors-start-an-open-hardware-renaissance
RISC-V is an interesting open hardware CPU. It is the most promising open CPU design, but can it succeed in competitive CPU market?
651 Comments
Tomi Engdahl says:
https://www.cnx-software.com/2022/04/24/starfive-releases-perf-tool-for-highest-performance-risc-v-ip-dubhe/
Tomi Engdahl says:
https://www.cnx-software.com/2022/04/22/qemu-7-0-released-risc-v-kvm-intel-amx/
Tomi Engdahl says:
In shift to new era, Wave Computing adopts RISC-V chip architecture
https://www.reuters.com/technology/shift-new-era-wave-computing-adopts-risc-v-chip-architecture-2022-04-19/
Tomi Engdahl says:
Espressif chief executive and president Teo Swee Ann has confirmed that the company will be concentrating exclusively on parts built around the free and open source RISC-V instruction set architecture, marking the end of an era for its popular Tensilica-based range.
Espressif’s Teo Swee Ann Confirms a Shift to RISC-V by Default, “Unless We Have Some Special Needs”
https://www.hackster.io/news/espressif-s-teo-swee-ann-confirms-a-shift-to-risc-v-by-default-unless-we-have-some-special-needs-5e365d49bcc5
Company shifts entirely to parts built on a free and open source instruction set architecture, leaving Tensilica behind.
Espressif chief executive and president Teo Swee Ann has confirmed that the company will be concentrating exclusively on parts built around the free and open source RISC-V instruction set architecture, marking the end of an era for its popular Tensilica-based range.
Espressif is best known as the company behind the ESP8266 and ESP32 families of embedded systems-on-chip (SoCs). Found at the heart of everything from hobbyist development boards to commercial products, the majority of the chips are built around microcontroller cores from Tensilica – the Tensilica Diamond in the ESP8266 and the Tensilica Xtensa in the ESP32.
Recently, however, the company has begun launching ESP32 parts that feature cores designed on the free and open source RISC-V instruction set architecture instead. Initially, these RISC-V cores appeared as coprocessors alongside one or more primary Tensilica cores; lately, however, the company has announced an increasing number of parts which are exclusively RISC-V — including its ESP32-C3 and most recently-announced footprint-reduced ESP32-C2.
Responding to a query on LinkedIn as to whether reports that the company was moving to RISC-V exclusivity, Espressif chief executive and president Teo Swee Ann made it clear: RISC-V is the way forward for the company. “Yes, it is true,”
https://blog.espressif.com/esp32-c2-and-why-it-matter-s-bcf4d7d0b2c6
Tomi Engdahl says:
Yli tuhat RISC-V-ydintä samalla sirulla pian datakeskuksissa
https://etn.fi/index.php?option=com_content&view=article&id=13491&via=n&datum=2022-04-28_15:02:32&mottagare=30929
Piilaaksolainen Esperanto Technologies esitteli puolitoista vuotta sitten mullistavan tekoälypiirin, jolla päättelyä teki massiiviset 1088 RISC-V-ydintä. Nyt ET-SoC-1-piiri on ollut isojen talojen arvioitavana ja tulokset ovat olleet rohkaisevia.
ET-SoC-1-piiri erottuu X86- ja Arm-pohjaisista prosessoreista erityisesti alhaisemman tehonkulutuksensa perusteella. Esimerkiksi Samsung on kehunut sitä, miten alusta skaalautuu lähes lineaarisesti ytimien määrää kasvatettaessa, oli työn alla sitten mitä koneoppimismalleja tahansa.
Päättelyä piirillä tekevät ET-Minion-ytimet ovat 64-bittisiä, mutta optimoituja ja siten vähävirtaisia. Lisäksi piirillä on neljä tehoydintä (myös RISC-V-arkkitehtuuriin pohjaavia), 160 megatavua integroitua SRAM-muistia ja liitännät ulkoisille flash- ja DRAM-muisteille.
Ennen kaikkea merkittävää on se, että avoin RISC-V-käskykanta on taipunut nopeasti erittäin vaativaan, räätälöityyn laskentaan.
Tomi Engdahl says:
RISC-V
RISC-V’s open-source Instruction Set Architecture (ISA) brings the possibility of endless customization and ease-of-use. Explore our wide range of technical content and see how RISC-V is paving a new way for computing design and innovation.
https://www.mouser.com/empowering-innovation/risc-v?utm_source=endeavor&utm_medium=display&utm_campaign=ed-personifai-eit2022-#article1-riscv
Tomi Engdahl says:
An Introduction to the RISC-V Architecture
June 29, 2021
This webinar introduces the RISC-V Architecture, providing an overview of RISC-V Modes, Instructions and Extensions, Control and Status Registers, and Interrupts.
https://www.electronicdesign.com/technologies/embedded-revolution/video/21168472/riscv-international-an-introduction-to-the-riscv-architecture
This webinar by SiFive, a developer of RISC-V cores, introduces the RISC-V Architecture. It will provide an overview of RISC-V Modes, Instructions and Extensions, Control and Status Registers, and Interrupts. It is targeted at embedded developers who are new to RISC-V.
Tomi Engdahl says:
Android RISC-V progress update, emulator support, and roadmap to 2023
We’ve first covered Alibaba T-Head work on Android 10 for RISC-V in January 2021, and later that year they started selling the T-Head RVB-ICE dual-core RISC-V board with GPU for software development. The company has now provided an update for Android 12 RISC-V port, instructions to build Android RISC-V to run it in an emulator, as well as a 2022-2023 roadmap.
https://www.cnx-software.com/2022/05/02/android-risc-v-progress-update-emulator-support-roadmap-2023/
Based on the roadmap above, it seems Android 12 has already passed some CTS/VTS certifications, and upstreamed some source code. I also understand they are working on Android 13 (AOSP) to refine RISC-V patches for core components, and hopefully Android 14 will fully support RISC-V targets with commercial RISC-V Android devices coming late next year.
You’ll find the RISC-V Android Source repository on Github, and if you don’t feel like spending $400 on T-Head RB-ICE board, you could try the Android 12 RISC-V port in an emulator after building it from source.
Tomi Engdahl says:
LILYGO Launches Sub-$8 RISC-V-Based ESP32-C3 T-Zigbee Wireless Development Board
Available for $7.20 while initial stocks last, this board includes an ESP32-C3 alongside a TLSR8258 for multi-radio capabilities.
https://www.hackster.io/news/lilygo-launches-sub-8-risc-v-based-esp32-c3-t-zigbee-wireless-development-board-2d3574a46a31
Tomi Engdahl says:
https://www.cnx-software.com/2022/04/19/skiffos-minimal-linux-for-embedded-containers-now-supports-sipeed-nezha-risc-v-board/
Tomi Engdahl says:
Espressif’s Teo Swee Ann Confirms a Shift to RISC-V by Default, “Unless We Have Some Special Needs”
Company shifts entirely to parts built on a free and open source instruction set architecture, leaving Tensilica behind.
https://www.hackster.io/news/espressif-s-teo-swee-ann-confirms-a-shift-to-risc-v-by-default-unless-we-have-some-special-needs-5e365d49bcc5
Tomi Engdahl says:
Standardized Open-Source Processor Architecture
https://www.mouser.com/empowering-innovation/risc-v?utm_source=endeavor&utm_medium=display&utm_campaign=ed-personifai-eit2022-#article1-riscv
RISC-V is an open specification for an Instruction Set Architecture (ISA). This instruction set approach with RISC-V eliminates the need to learn and create unique development ecosystems for each processor’s architecture.
Standardized Open-Source Processor Architecture
Add Hardware and Software Extensions to an Open-Source Architecture for Optimized Design
https://resources.mouser.com/eit/standardized-open-source-processor-architecture
Tomi Engdahl says:
Canaan K510 CRB RISC-V AI development kit ships with dual-camera module and LCD display
https://www.cnx-software.com/2022/05/08/canaan-k510-crb-risc-v-ai-development-kit-ships-with-dual-camera-module-and-lcd-display/
Last summer, Canaan introduced the Kendryte K510 tri-core RISC-V AI processor, now also known as Canaan K510, as an updated version of the Kendryte K210 with a much higher 3 TOPS of performance, but at the time, there were no development board and SDK.
But I’ve now just been informed of the availability of the Canaan Kendryte K510 CRB (customer reference platform) AI development kit with camera module and LCD display, as well as a software development kit with U-Boot, Linux, and AI tools which can be used to develop smart audio and computer vision applications.
Tomi Engdahl says:
https://www.eenewseurope.com/en/risc-v-chip-designed-with-open-source-tools/
Tomi Engdahl says:
MIPS unveils RISC-V eVocore P8700 and I8500 multiprocessor IP cores
MIPS is dead, right? Well, there’s now very little done on the architecture itself, MIPS (the company) has decided to switch to RISC-V architecture, and unveiled the eVocore product lineup currently comprised of the eVocore P8700 and I8500 multiprocessor IP cores.
https://www.cnx-software.com/2022/05/11/mips-unveils-risc-v-evocore-p8700-and-i8500-multiprocessor-ip-cores/
Tomi Engdahl says:
Ennätyslukemat – RISC-V-uhka ei ainakaan vielä näy Arm:n tuloksessa
https://etn.fi/index.php?option=com_content&view=article&id=13568&via=n&datum=2022-05-13_16:50:47&mottagare=30929
Arm ei tullut Nvidian ostamaksi, vaan on nyt hakeutumassa omin voimin pörssiin omistajansa Softbankin tuella. Taloudellisesti yhtiö on vähintään kohtuullisessa kunnossa, sillä maaliskuun lopulla päättyneellä tilikaudella se teki uudet ennätykset niin lisenssi- kuin rojaltituloissa.
Arm teki viime tilikaudella 2,7 miljardin dollarin liikevaihdon. Summa on 35 prosenttia edellisvuotta suurempi. Lisenssitulot kasvoivat peräti 61 prosenttia 1,13 miljardiin dollariin. Rojaltitulot kasvoivat nekin viidenneksellä 1,54 miljardiin dollariin.
Tomi Engdahl says:
MIPS siirtyy RISC-V-leiriin
https://etn.fi/index.php?option=com_content&view=article&id=13569&via=n&datum=2022-05-13_16:50:47&mottagare=30929
MIPS oli takavuosina yksi niistä arkkitehtuureista, jotka kisasivat sulautettujen ykköspaikasta. Nyt MIPS on tehnyt paluun ja se perustuu avoimeen RISC-V-arkkitehtuuriin. Yhtiö on esitellyt kaksi ensimmäistä uuden polven prosessoriaan.
Yhtiön RISC-V-tuotelinja on nimeltään eVocore. P8700 ja I8500 ovat ensimmäiset lisensoivat prosessorit. Ensimmäinen on tarkoitettu kovaa suorituskykyä vaativiin sovelluksiin ja enimmillään samalle sirulle voidaan integroida 512 ydintä 64 ryppäässä. Kaupallisesti tarjolle P8700 tulee vuoden viimeisellä neljänneksellä.
Tomi Engdahl says:
RISC-V-siruille tulee kvanttitason salaus
https://etn.fi/index.php/13-news/13586-risc-v-siruille-tulee-kvanttitason-salaus
Andes Technology on yksi keskeisiä RISC-V-prosessorien IP-toimittajista. Nyt se on lyöttäytynyt yhteen Crypto Quantiquen kanssa. Tavoite on kova: tuoda RISC-C-prosessoreille kvanttiohjattu suojaus eli kaikki kyberhyökkäysmekanismit torjuva tietoturvaratkaisu.
Andes Technology on johtava suorituskykyisten 32- ja 64-bittisten RISC-V-prosessoriytimien toimittaja ja RISC-V Internationalin perustajajäsen. Yhteistyön myötä Crypto Quantique liittyy mukaan AndeSentry-ohjelmaan, joka tarjoaa erilaisia tietoturvaratkaisuja Andes RISC-V -prosessoreille ja torjuu uhkia kyberhyökkäyksistä fyysisiin hyökkäyksiin.
Tulevaisuudessa Andesin IP-ytimiin saa Crypto Quantiquen kehittämän luottamuksen juuren (root of trust) toteuttavan lohkon, joka tunnetaan nimellä QDID. Lisäksi Andesin prosessorit suojataan QuarLink-alustalla sirulta pilveen.
Tomi Engdahl says:
RISC-V needs more than an open architecture to compete
https://www.theregister.com/2022/05/16/riscv_world_domination/
Arm shows us that even total domination doesn’t always make stupid levels of money
Tomi Engdahl says:
FreeRTOS boost with secure microcontroller deals
Business news | May 16, 2022
https://www.eenewseurope.com/en/freertos-boost-with-secure-microcontroller-deals/
Following a deal with STMicroelectronics, Amazon has also developed cloud integrations for its FreeRTOS real time operating system with secure microcontrollers from NXP using ARM and Espressif using RISC-V. The FreeRTOS IoT integrations with the Amazon Web Services (AWS) cloud are designed for improved security using a combination of FreeRTOS…
Tomi Engdahl says:
Espressif Promotes AWS IoT LTS for ESP32 to Stable, Releases Reference Example for ESP32-C3
https://www.hackster.io/news/espressif-promotes-aws-iot-lts-for-esp32-to-stable-releases-reference-example-for-esp32-c3-2958887dee9d
Now broken out into individual components, Espressif’s stable AWS IoT libraries are easier than ever to integrate into your ESP32 projects
Tomi Engdahl says:
https://www.protocol.com/enterprise/arm-ceo-ipo-plans
With only two dominant chip designs, who do you see as Arm’s biggest competition at this point?
If you just think about the CPU business, the way to think about competition is the instruction set architecture. There are really only three that are in vogue. There’s x86, which only two companies in the world [Intel and AMD] can build. So it’s a competitor, but not in the classic sense, because it’s not open.
There’s only one other open ISA, and that’s RISC-V. And RISC-V is absolutely a competitor to what we do, and they’re unique because they’re an open-source implementation. They’re a very interesting competitor because one of their greatest strengths could be their greatest weakness.
They’re open source, so anyone can build anything they want with it. It can be modified, it can be extended, everywhere in the world could have their own RISC-V flavor. But the more you differentiate, and the more you create different extensions not adopted by everyone in the ecosystem, you get a high degree of potential for software fragmentation.
For RISC-V, the jury is still out — it’s early. There’s a lot of momentum around RISC-V, no doubt about it. Where we see they’re getting traction is in what I would call the deeply embedded space, where the software externally doesn’t really matter. It’s controlled, in a black box. There’s no developer, there’s no software kits in that world. For the hyperscalers, there’s a lot of work that needs to be done around the software optimizations and workloads. And then you get into the situation of if everyone would be happy with their own kind of risk-five implementation. There has to be a standard.
I think the RISC-V thing will be a very interesting story to see play out.
Tomi Engdahl says:
Valmis alusta RISC-V-kehitykseen
https://etn.fi/index.php/13-news/13641-valmis-alusta-risc-v-kehitykseen
Siemens Digital Industries Software ilmoittaa, että sen Nucleus ReadyStart -ratkaisu on saatavilla RISC-V-pohjaisten sulautettujen sovellusten kehitykseen. Nucleus oli yksi ensimmäisiä kaupallisia RTOS-käyttöjärjestelmiä, jotka RISC-V-arkkitehtuurille julkaistiin.
Nucleus ReadyStart -kehitysratkaisu sisältää joukon uusia ominaisuuksia, jotka auttavat suunnittelijoita parantamaan RISC-V-pohjaisten suunnittelujen tietoturvaa, joustavuutta ja pilviliitettävyyttä.
Nucleus ReadyStart for RISC-V sisältää integroidut ohjelmistot, IP:n, työkalut ja palvelut yhtenä käyttövalmiina ratkaisuna. Se on ihanteellinen sovelluksiin, joissa tavoitellaan pientä kokoa, laajaa liitettävyyttä ja determinististä suorituskykyä. Siemensin mukaan alusta on ihanteellinen esimerkiksi avaruus-, auto-, teollisuus-, lääketieteen ja yleisen sulautetun teollisuuden laitevalmistajille.
Tomi Engdahl says:
Intel kehittää RISC-V-prosessoreja, jotka ovat 1000 kertaa nykyisiä tehokkaampia
https://etn.fi/index.php/13-news/13672-intel-kehittaeae-risc-v-prosessoreja-jotka-ovat-1000-kertaa-nykyisiae-tehokkaampia
Intel aikoo yhdessä Barcelona Supercomputing Centren kanssa investoida 400 miljoonaa euroa seuraavan kymmenen vuoden aikana RISC-V-pohjaisten palvelinprosessorien kehitykseen. Tavoitteena on kehittää suorittimia, joilla päästään superkoneissa zettaluokan suorituskykyyn.
Zetta-flops tarkoittaa konetta, joka kykenee 1021 liukulukuoperaatioon sekunnissa. Suorituskyky on hurja, sillä vasta tänä vuonna AMD:n prosessoreihin perustuva Oak Ridge National Laboratoryn Frontier-järjestelmä ylitti ensimmäisenä eksaflopsin suorituskyvyn. Zetta tarkoittaa tätä suorituskykyä 1000-kertaisena.
Tomi Engdahl says:
QWERTY’s ICE-V Wireless Packs RISC-V, FPGA, Bluetooth, and Wi-Fi Into a Single Handy Board
Designed to provide a platform for FPGA work with Bluetooth and Wi-Fi connectivity, this low-power board has a compact footprint.
https://www.hackster.io/news/qwerty-s-ice-v-wireless-packs-risc-v-fpga-bluetooth-and-wi-fi-into-a-single-handy-board-8938f830a0ce
Tomi Engdahl says:
Lichee RV-86 RISC-V Linux 4-inch panel targets home automation, HMI applications
https://www.cnx-software.com/2022/05/31/lichee-rv-86-risc-v-linux-4-inch-panel-targets-home-automation-hmi-applications/
When Sipeed first introduced the Lichee RV module with Allwinner D1 RISC-V SoC last November, they also teased the Lichee RV-86, an “86 Box” with a 4-inch 480×480 touchscreen display, an XR829 WiFi and Bluetooth module, Ethernet (via USB), two microphones, a GPIO header, and support for WAFT (WebAssembly Framework for Things).
I’ve just noticed the Lichee RV-86 has been for sale for several months, so it may be interesting to have a closer look, and now there’s also an option to get a 720×720 touchscreen display.
Tomi Engdahl says:
Intel to Explore RISC-V Architecture for Zettascale Supercomputers
By Anton Shilov published 3 days ago
Intel teams up with BSC for RISC-V CPUs.
https://www.tomshardware.com/news/intel-to-explore-risc-v-isa-for-zettascale-supercomputers
Tomi Engdahl says:
https://etn.fi/index.php/13-news/13701-ensimmaeinen-risc-v-pohjainen-fpga-massatuotantoon
Berkeleyn yliopistossa kehitetty avoin RISC-V-arkkitehtuuri ottaa nyt tärkeitä askelia sekä kaupallisesti että eri sovellusalueilla. Yhtenä merkittävänä askeleena Microchip on esitellyt ensimmäisen volyymituotantoon ehtineen FPGA-järjestelmäpiirinsä, joka tukee RISC-V-käskykantaa.
Kyse on PolarFire-sarjan siruista MPFS250T ja MPFS025T. Microchip ilmoittaa myös, että sen Mi-V-ekosysteemi jatkaa RISC-V:n käyttöönoton virtaviivaistamista ja mahdollistaa samalla uuden luokan pienempiä, tehokkaampia ja halvempia teollisuus-, IoT- ja muita reunalaskentatuotteita.
Tomi Engdahl says:
Lowest-Power, Multi-Core RISC-V® SoC FPGAs
https://www.microchip.com/en-us/products/fpgas-and-plds/system-on-chip-fpgas/polarfire-soc-fpgas
The PolarFire® SoC FPGA family delivers a combination of low power consumption, thermal efficiency and defense-grade security for smart, connected systems. It is the first System-on-Chip (SoC) FPGA with a deterministic, coherent RISC-V CPU cluster and a deterministic L2 memory subsystem for creating Linux® and real-time applications. PolarFire SoC FPGAs span from 25K to 460K Logic Elements (LEs) and feature 12.7 Gbps transceivers.
Tomi Engdahl says:
https://www.uusiteknologia.fi/2022/06/10/tampereen-ensimmainen-risc-v-yhteispiiri-pian-koekayttoon/
Tampereelle perustetun SoC Hubin ensimmäisen järjestelmäpiirin suunnittelu saatiin valmiiksi viime vuoden lopussa Tampereen yliopiston ja yritysten yhteistyönä. Nyt ensimmäiset fyysiset piirit on pitkälti jo testattu ja edessä ovat ensimmäiset demosovellukset.
Tomi Engdahl says:
https://www.uusiteknologia.fi/2022/06/10/tampereen-ensimmainen-risc-v-yhteispiiri-pian-koekayttoon/
Tomi Engdahl says:
Ubuntu Working To Provide Good Support For The VisionFive Low-Cost RISC-V Board
https://www.phoronix.com/scan.php?page=news_item&px=Ubuntu-VisionFive-WIP
In recent weeks Ubuntu developers have been working on bringing up and improving support for the Starfive VisionFive, which is one of the most promising “low-cost” RISC-V single board computers to date. Hopefully for Ubuntu 22.10 we’ll be seeing good support for this sub-$180 RISC-V computer.
The Starfive VisionFive is a currently $179 USD RISC-V board that is intended to run full-blown RISC-V Linux distributions. The board comes in two varieties with 4GB or 8GB of system memory, powered by a dual-core SiFive U74 RV64 SoC @ 1.0GHz, NVDLA deep learning accelerator engine, Tensilica-VP6 Vision DSP, and a neural network engine. The board also has WiFi 802.11n, Bluetooth 4.2, HDMI output, four USB 3.0 ports, Gigabit Ethernet, and powered via USB-C or from the 40-pin GPIO header.
Tomi Engdahl says:
RISC-V tuo kehittäjälle vapautta ja joustavuutta
https://etn.fi/index.php/tekniset-artikkelit/13737-risc-v-tuo-kehittaejaelle-vapautta-ja-joustavuutta
Vastauksena standardiprosessorien yhä monimutkaisempiin rakenteisiin Kalifornian yliopistossa Berkeleyssä luotiin avoin, huomattavasti supistettu käskysarja-arkkitehtuuri kymmenen vuotta sitten. RISC-V on nyt ehtinyt viidenteen polveensa ja se tarjoaa monia etuja kehittäjille.
Yksi syy suhteellisen yksinkertaisen käskysarjan kehittämiseen oli tutkia, miksi useimmat kääntäjät eivät edes käytä monia yleisten prosessorien tarjoamia osoitetiloja. Uusi käskysarja sai nimekseen RISC (reduced instruction set computer) yksinkertaisuutensa takia. Viides versio, RISC-V, perustuu avoimen lähdekoodin lähestymistapaan ja näyttää olevan suuri läpimurto RISC-arkkitehtuurille.
Yksi tärkeimmistä syistä tähän on se, että RISC-V:n kehitystä eteenpäin vievä RISC-V Foundation, jossa on nyt yli 1000 jäsentä, ei veloita lisenssimaksuja käskysarjan käytöstä. Edes RISC-V:n kaupallinen käyttö ei vaadi lisenssisopimuksia tai maksuja. Tämä tekee RISC-V:stä erittäin houkuttelevan verrattuna x86- ja Arm-prosessoritekniikoihin. Huomattavasti alhaisempien kustannusten lisäksi se tarkoittaa myös sitä, että käyttäjät eivät ole riippuvaisia muista yrityksistä. Kuka tahansa voi kehittää omia RISC-V-ytimiä ja prosessoreita ilman, että heidän tarvitsee paljastaa niitä. Ottaen huomioon, että prosessorit voidaan ladata myös pehmeinä ytiminä ohjelmoitavassa logiikassa, tämä on etu, jota ei voi liiaksi korostaa.
Joustavuus ja kestävyys
RISC-V määrittelee käskykannan, mutta ei prosessorin arkkitehtuuria. Tämä tarjoaa kehittäjille paljon joustavuutta: he voivat yhdistää RISC-V:n mihin tahansa haluamaansa arkkitehtuuriin. Kiinteän käskyjoukon ansiosta tänään kehitetyt ohjelmat ovat suoritettavissa myös tulevissa piiritoteutuksissa. Tämä tekee RISC-V:stä erityisen kiinnostavan teollisissa sovelluksissa, joissa on pitkä elinkaari.
Koko RISC-V-käskysarja perustuu muotoihin rekisteristä-rekisteriin, ehdottomiin ja ehdollisiin hyppyihin, datantallennukseen sekä lyhyisiin ja pitkiin välittömiin muotoihin. Arkkitehtuurille on ominaista sen rekisterien monimuotoisuus, koska RISC-V on load-store -arkkitehtuuri, joka toimii ilman monimutkaisia osoitetiloja. Siinä ei myöskään periaatteessa ole dedikoitua I/O-aluetta, vaan vain muistimapattu I/O.
RISC-V-konseptin etuna on sekin, että siinä ei tarvita suurta mikrosekvensseriä. Sellaisenaan useimmat komennot suoritetaan suoraan laitteistolla mikro-ohjelman sijaan. Tästä seuraa se myönteinen vaikutus, että yleensä tarvitaan vain yksi kellojakso.
Kolme perusarkkitehtuuria …
Yleisellä tasolla eensä kolme perusarkkitehtuuria on saatavilla erilaisilla kokonaislukurekisterileveyksillä. Jo määriteltyjä ovat RV32 32-bittisenä ja RV64 64-bittisenä. 128-bittinen versio, RV128, on vielä suunnitteluvaiheessa.
… ja laajennukset erikoisprosessoreille
Perusarkkitehtuuria voidaan laajentaa, jotta erityisiä prosessoreita voidaan kehittää räätälöidyille sovelluksille. Kehittäjät voivat valita joukosta toimintoja, kuten esimerkiksi liukuluku, kaksinkertaisen tarkkuuden liukuluku, nelinkertaisen tarkkuuden liukuluku, atomioperaatiot ja vektorikäskyt.
RISC-V-pohjainen mikro-ohjain
Useat valmistajat tarjoavat jo RISC-V-pohjaisia mikro-ohjaimia ja prosessoreita. RISC-V-organisaatioon kuuluu lukuisia jäseniä, mukaan lukien strategisia jäseniä ja tunnettuja perustajajäseniä, maailman johtavia yliopistoja sekä suuria digitaaliyrityksiä, kuten Google ja Alibaba.
Rutronikin strategisia RISC-V-kumppaneita ovat esimerkiksi Infineon, Nordic, Gowin, Rockchip, Efinix, Segger ja monet muut. Tästä voidaan jo tänään päätellä, että Arm-ytimien ja omien ratkaisujensa lisäksi yritykset turvautuvat jatkossa intensiivisesti RISC-V-piireihin.
Teknologisesti johtava aasialainen valmistaja, joka käyttää Arm-ytimien lisäksi RISC-V-ytimiä, on julkistanut ensimmäiset RISC-V-pohjaiset 32-bittiset mikro-ohjaimet. Nämä ovat kustannustehokkaita mikro-ohjaimia, joilla on suuri laskentateho ja pieni virrankulutus vaativille sulautetuille markkinoille. RISC-V Bumblebee -ydin toimii 108 MHz:n taajuudella ja tukee RV32IMAC, eli ISA-varianttia 32 bitille.
Lopuksi
Verrattuna x86- ja Arm-arkkitehtuureihin RISC-V tarjoaa ensisijaisesti alhaisemmat kustannukset sekä enemmän vapautta ja joustavuutta. Se nauttii kasvavasta suosiosta.
Tomi Engdahl says:
Hackster’s FPGAdventures: Linux on RISC-V with the Microchip PolarFire SoC Icicle Kit
https://www.hackster.io/news/hackster-s-fpgadventures-linux-on-risc-v-with-the-microchip-polarfire-soc-icicle-kit-665f30d6d1f1
For those finding the default minimalist Linux build a little spartan, have a go at building your own — or experiment with AMP.
Tomi Engdahl says:
https://www.hackster.io/news/openhw-group-unveils-the-core-v-mcu-devkit-a-fully-open-design-with-risc-v-core-and-efpga-e5c5513ecdb5
Tomi Engdahl says:
https://www.hackster.io/news/risc-v-ratifies-new-specifications-including-a-cheap-multiply-only-operation-for-mcus-and-fpgas-c799ca0bec32
Tomi Engdahl says:
https://www.cnx-software.com/2022/06/24/risc-v-laptop-or-mini-pc-with-rockchip-rk3588-class-performance/
Tomi Engdahl says:
Original plans for a $15 C906-based device seemingly shelved in favor of a more powerful $50-plus design.
PINE64 Pledges to “Commit to the RISC-V Platform,” Teases RISC-V Quartz64 Model-A Alternative
https://www.hackster.io/news/pine64-pledges-to-commit-to-the-risc-v-platform-teases-risc-v-quartz64-model-a-alternative-ef2a17fd9673
Original plans for a $15 C906-based device seemingly shelved in favor of a more powerful $50-plus design.
Tomi Engdahl says:
MIPS vaihtui RISC-V-prosessoriin
https://etn.fi/index.php/13-news/13758-mips-vaihtui-risc-v-prosessoriin
Imagination Technologies tunnetaan sulautetuista grafiikkaytimistään ja MIPS-arkkitehtuurin omistajana. Nyt yritys on esitellyt pitkään aikaan ensimmäisen CPU-prosessorin. RTXM-2200 on yhtiön ensimmäinen reaaliaikainen sulautettu suoritin, joka perustuu avoimeen RISC-V-arkkitehtuuriin.
32-bittinen prosessori on ensimmäinen kaupallisista ytimistä Imaginationin Catapult-perheessä, joka julkistettiin joulukuussa 2021. RTXM-2200 voidaan integroida monimutkaisiin SoC-järjestelmiin useisiin sovelluksissa. Käyttökohteet löytyvät Imgtechin mukaan verkkolaitteista, tallennuslaitteiden ohjaimista, AI-kameroiden hallinnasta ja älykkäästä mittauksesta.
Reaaliaikainen sulautettu ydin sisältää jopa 128 kilotavua tiiviisti kytkettyjä muisteja (sekä käskyille että datalle) determinististä laskentaa varten. Tason 1 välimuistia on tarjolla 128 kilotavua. Suoritin tarjoaa valikoiman liukulukulaskentamuotoja, mukaan lukien yhden liukuluvun tarkkuuden ja bfloat16:n. Jälkimmäisen ansiosta valmistajat voivat ottaa tekoälysovelluksia käyttöön tämän ytimen kautta ilman erillistä prosessoria.
Suorittimelle povataan menestystä esimerkiksi autoelektroniikassa. Autonvalmistajat haluavat hyödyntää RISC-V:n joustavuutta ja ne tarvitsevat IP-kumppanin, jolla on todistetusti kyky toimittaa tuotteita automarkkinoille ja täyttää alueen tiukat vaatimukset. RTXM-2200:n julkaisun myötä Imagination luo perustan tuleville autoteollisuuden RISC-V-suorittimille näille markkinoille täydentäen GPU- ja AI-kiihdytyksen IP-portfolioaan.
Tomi Engdahl says:
ROMA Linux laptop to feature quad-core RISC-V SoC, support Web3, NFT, cryptocurrencies, etc…
https://www.cnx-software.com/2022/07/02/roma-linux-laptop-to-feature-quad-core-risc-v-soc-support-web3-nft-cryptocurrencies-etc/
ROMA is an upcoming Linux laptop equipped with an unnamed quad-core RISC-V processor with GPU and NPU, up to 16GB RAM, 256GB storage, primarily aimed at software developers, and with Web3 technology integration.
The ROMA laptop will be born out of the collaboration between DeepComputing working on engineering and Xcalibyte taking care of system tuning, plus PW (assembly), ECP (security), XC (crypto), Rexeen (voice), and the LatticeX Foundation (PoS blockchain, NFT).
Tomi Engdahl says:
https://youtu.be/Ps0JFsyX2fU
Tomi Engdahl says:
https://www.mouser.com/empowering-innovation/risc-v?utm_source=endeavor&utm_medium=display&utm_campaign=ed-personifai-eit2022-&bm-verify=AAQAAAAF_____wbG373cihYMmHYSPVRAeuiGeXqt-IlaqgMWnIPb2nSDZge0de4Ej1579TFGljFOfVygMNKUxgVEE61FJnNfqAD571J8CXF_YGpJmXVK4Fh_0F5uV2uoNdNHmQXXN8tUCPC3f7ksQKPv7ebXNuCeLhqqvWr3_bn1UopoSBrqMF8mPaVzqFH999SaNPF9SA6f4gqoRgUAH5RVYabwurbaVGfShDGm1UkvTY4uHv1m0t4UA8HC9zsE9M9JLt49GJVPPKoF5-xfZS0yHvCrRpKkMqxeNkbDN8_CQwbgD4s3VX5rGbP46PTaSb-M7AN1ZIcXoZ3-HlPDp_qyP06IgywUAjR1OF6YkMh3VfM5GFvtHrcCb0knEnkkjxYQ8f31hlI4uOPf-Q-TuTDCZku9NXgKhd0nxRHKrLuCR1ZdINESGu4AimZJpxxZzWgi
Tomi Engdahl says:
https://www.cnx-software.com/2022/07/08/seeed-studio-5-xiao-esp32c3-board-wifi-and-ble-battery/
Tomi Engdahl says:
https://www.extremetech.com/computing/323245-risc-vs-cisc-why-its-the-wrong-lens-to-compare-modern-x86-arm-cpus?utm_campaign=trueAnthem%3A+Trending+Content&utm_medium=trueAnthem&utm_source=facebook
Tomi Engdahl says:
New roadmap shows a route to upstreaming and future support for Android 13 and Android 14, along with third-party driver enhancements.
Alibaba’s T-Head Shows Off an Android 12 RISC-V Port with TensorFlow Lite Capabilities
https://www.hackster.io/news/alibaba-s-t-head-shows-off-an-android-12-risc-v-port-with-tensorflow-lite-capabilities-78c4561b9628
New roadmap shows a route to upstreaming and future support for Android 13 and Android 14, along with third-party driver enhancements.
Tomi Engdahl says:
x86 & Arm Rival, RISC-V Architecture Ships 10 Billion Cores
https://wccftech.com/x86-arm-rival-risc-v-architecture-ships-10-billion-cores/
Calista Redmond, CEO of RISC-V International, announced at Embedded World that there are currently ten billion RISC-V cores in the marketplace.
ARM RISC-V architecture has shipped 10 billion cores, reported to be more prominent than x86 & Arm architecture for the future
RISC-V, pronounced as “risk five,” is an open-standard instruction set architecture (ISA) supplied under open-source licenses that are free for use. The base set of instructions has 32-bit fixed-length naturally aligned instructions, and the ISA endorses variable-length extensions, meaning that each instruction can be any numeral length within 16-bit parcels. The instruction set comes in 32-bit and 64-bit address space flavors and is created for an expansive range of usages. Various subsets back everything from diminutive embedded systems to PCs to supercomputers with vector processors to warehouse-scale rack-mounted parallel computers.
Tomi Engdahl says:
https://blog.drorgluska.com/2022/07/risc-v-linux-on-esp32.html
Tomi Engdahl says:
RISC-V Guns for Raspberry Pi, Legacy Chips Chinese market, trade war-wary engineers welcome open chip architecture
https://spectrum.ieee.org/risc-v-raspberry-pi?utm_campaign=RebelMouse&socialux=facebook&share_id=7136311&utm_medium=social&utm_content=IEEE+Spectrum&utm_source=facebook#toggle-gdpr
Two hardware makers are planning to offer chips later this year featuring the RISC-V free and open architecture standard, joining the $180 Linux-capable StarFive VisionFive RISC-V board that went on sale in January. In late June, Pine64 said it was designing a single-board computer for the market now dominated by Raspberry Pi, and Xcalibyte and DeepComputing said they would begin shipping RISC-V-based laptops at the end of the summer.
The twelve-year-old RISC-V computer instruction set architecture standard belongs to no one and everyone, giving it unique appeal compared to Intel and ARM chips, which require licensing fees.
RISC-V is the fifth generation of so-called “reduced instruction set computers”—hence the acronym—and it is focused on simplicity and power efficiency. When the Internet of Things started to take off, RISC-V’s moment seemed to have come; Huawei has used the standard in wearables since 2018. RISC-V could achieve a 25% market share in the IoT by 2025, Counterpoint Research estimated in late 2021. “Consumer laptops are not the target of the RISC-V ecosystem,” says analyst William Li, the author of of Counterpoint report. “RISC-V is optimized for power consumption.”
That has attracted AI-specific applications and cloud infrastructure (“RISC-V Dives Into AI”, IEEE Spectrum, April 2022).
The openness of the standard has also attracted markets facing limits to their use of Intel and ARM intellectual property: no government can place sanctions on open chip designs. That has been a concern for Chinese hardware makers since the trade war initiated by former U.S. President Donald Trump, and may help promote RISC-V sales in the event of restrictions on sales of Intel or ARM tech, wrote Deloitte analysts late last year. Alibaba has already taken some experimental steps in the direction of RISC-V, IEEE Spectrum wrote last year.
Russian hardware makers also began exploring RISC-V, even before the severe round of sanctions other countries placed on it after its 2022 escalation of its war with Ukraine.
That is one of the ironies of RISC-V being an open standard: it may gain adoption as trade barriers fragment the global market for chips.
For now, however, the biggest market for RISC-V chips is in the global automotive industry, market research group Semico reported last year on behalf of the RISC-V International industry group. Semico predicted that RISC-V will continue to gain shares of the automotive market.
The future for chips may in fact be mixed, in a good way: hardware makers can mix RISC-V, ARM, and Intel components in processor packages of their own making. Intel, for one, encourages that on the grounds that customers might end up paying them to build such chips.
And neither legacy chip designer is standing still. Perhaps in response to RISC-V’s customizability, ARM, which while open charges a license fee, has been offering IoT customers more customizable options. “They’re going to try to defend their market share,” Li predicts.
Tomi Engdahl says:
PyFive
The goal of the PyFive project is to create a community driven RISC-V based microcontroller with the ability to easily support CircuitPython
https://www.hackster.io/mwelling/pyfive-a43a61
Tomi Engdahl says:
Pinecil V2 soldering iron gets BL706 Bluetooth LE RISC-V MCU, USB PD EPR support
https://www.cnx-software.com/2022/07/29/pinecil-v2-soldering-iron-gets-bl706-bluetooth-le-risc-v-mcu-usb-pd-epr-support/