Can RISC-V – Linux of Microprocessors – Start an Open Hardware Renaissance?

https://www.darrentoback.com/can-risc-v-linux-of-microprocessors-start-an-open-hardware-renaissance

RISC-V is an interesting open hardware CPU. It is the most promising open CPU design, but can it succeed in competitive CPU market? 

663 Comments

  1. Tomi Engdahl says:

    Chinese web giant Baidu backs RISC-V for the datacenter
    Gee, why could that be? Nah, not that. AI contender might just want better SmartNICs
    https://www.theregister.com/2023/03/27/baidu_starfive_datacenter_promotion_investment/

    Reply
  2. Tomi Engdahl says:

    RISC-V tuo nyt puheohjauksen moniin laitteisiin
    https://etn.fi/index.php/13-news/14782-risc-v-tuo-nyt-puheohjauksen-moniin-laitteisiin

    Renesas on laajentanut RISC-V-valikoimaansa ensimmäisellä ohjainpiirillä, joka on suunniteltu puheohjattuihin HMI-järjestelmiin. Uusi 32-bittinen R9A06G150-piiri on sovelluskohtainen vakiopiiri, joka tuo kustannustehokkaan, tuotantovalmiin puheohjausjärjestelmän moniin sulautettuihin laitteisiin.

    Talo- ja rakennusautomaatioon, kodinkoneisiin, leluihin ja terveydenhuollon laitteisiin suunnattu uusi ASSP-piiri tukee useita kieliä ja käyttäjän määrittämiä avainsanoja äänentunnistustoimintoihin. Avaimet käteen -periaatteella toimivan ääniohjausratkaisun perustana oleva R9A06G150-ohjain on esiohjelmoitu.

    Reply
  3. Tomi Engdahl says:

    PineTab-V is a $159 tablet with a RISC-V processor (and virtually no software support)
    https://liliputing.com/pinetab-v-is-a-159-tablet-with-a-risc-v-processor-and-virtually-no-software-support/

    The PineTab-V is a tablet with a 10.1 inch, 1280 x 800 pixel display that comes with a detachable keyboard cover and supports up to 8GB of RAM and 128GB of storage. It’s also one of the first tablets to ship with a RISC-V processor.

    First unveiled in an April 1st post on the Pine64 blog, it was unclear at first whether the tablet was an April Fools’ Day joke.

    Reply
  4. Tomi Engdahl says:

    Asus Tinker V is the company’s first single-board PC with a RISC-V chip
    https://liliputing.com/asus-tinker-v-is-the-companys-first-single-board-pc-with-a-risc-v-chip/

    The Asus Tinker Board line of single-board computers are hacker-friendly devices aimed at developers looking to build IoT (Internet of Things) applications, among other things. They’re basically the Asus version of Raspberry Pi devices and they’ve been around since 2017.

    Up until now all Tinker Board models have been powered by ARM-based processors. But the new Asus Tinker V bucks the trend: it’s the company’s first model with a 64-bit RISC-V processor.

    https://tinker-board.asus.com/product/tinker-v.html

    Reply
  5. Tomi Engdahl says:

    Cheap Risc-V Supercuster for $2 (DIY, CH32V003)
    https://www.youtube.com/watch?v=6QRKpd28NEE

    0:00 Intro cheap Risc-V
    0:50 Cluster design
    2:20 PCB Ordering and part management
    3:26 My first 4-Layer PCBs
    3:50 Assembly
    4:55 Blind design gone wrong
    5:44 Sometime we are lucky
    6:44 Open drain bus protocol
    7:27 First blink program
    8:22 to be continued…

    Reply
  6. Tomi Engdahl says:

    Run Linux By Emulating RISC-V On A RISC-V Microcontroller
    https://hackaday.com/2023/04/23/run-linux-by-emulating-risc-v-on-a-risc-v-microcontroller/

    For years it was a given that it was impossible to run a Linux based operating system on a less powerful computer whose architecture lacked a memory management unit. There were projects such as uCLinux which sought to provide some tidbits to low computing power Linux users, but ultimately they came to naught. It is achievable after a fashion though, by using the limited architecture to emulate a more powerful one. It’s been done on AVR chips emulating ARM, on ARM chips, and now someone’s done it on an ESP32-C3 microcontroller, a RISC-V part running a RISC-V emulator. What’s going on?

    https://github.com/xhackerustc/uc-rv32ima

    Reply
  7. Tomi Engdahl says:

    Uusi muistinhallinta voi tehdä prosessoreista 10 kertaa nopeampia
    https://etn.fi/index.php/13-news/14919-uusi-muistinhallinta-voi-tehdae-prosessoreista-10-kertaa-nopeampia

    Englantilainen VyperCore kertoo kehittäneensä mikroprosessoreihin muistinhallintatekniikan, joka nopeuttaa yleiskäyttöisiä laskentatyökuormia jopa 10 kertaa aiempaa nopeammaksi. Lisäksi temppu onnistuu ilman, että prosessorin alkuperäistä koodia tarvitsee muuttaa.

    Yhtiön mukaan sen kehittämä muistinhallintateknologia pystyy poistamaan merkittävimmät muistin turvallisuusongelmat (kuten puskurin ylivuoto) Muistin turvallisuusongelmat ovat muodostaneet noin 70 prosenttia kaikista teknisistä tietoturvahaavoittuvuuksista viimeisen 20 vuoden aikana.

    Googlen tuore analyysi korosti, että muistin turvallisuusongelmat eivät ole vain yleisiä, vaan ne muodostavat myös suurimman osan kriittisistä ja erittäin vakavista ongelmista. VyperCoren teknologialla olemassa olevien ja uusien ohjelmistojen turvallisuutta voidaan parantaa ilman, että ohjelmistoja tarvitsee kirjoittaa uudelleen.

    VyperCore on keskittynyt RISC-V-prosessoreihin ja niillä ajettavia Python- ja C#-ohjelmistoja sen muistinhallinta nopeuttaa jopa 10-kertaiseksi. Vanhemmilla kielillä, kuten C ja C++, kirjoitetuissa ohjelmistoissa voidaan niissäkin nostaa suorituskyky yli 1,5-kertaiseksi.

    Reply
  8. Tomi Engdahl says:

    An Entire RISC-V Operating System In 2000 Lines
    https://hackaday.com/2023/05/18/an-entire-risc-v-operating-system-in-2000-lines/

    While Microsoft and Apple don’t release the source code for their operating systems, a good estimate is that it takes around 50 million lines of code to run these software behemoths. The Linux kernel alone holds around 30 million lines, with systemd containing over one million lines on its own, which doesn’t include estimates for the desktop environment or other parts of a standard installation. But millions of lines of code, or even hundreds of thousands, aren’t necessary for building a fully functioning operating system. This one sets up a complete OS in exactly 2000 lines of code.

    Called egos-2000, short for Earth and Grass Operating System, the diminutive operating system is written for RISC-V computers and while it does contain most of the tools we would recognize in an OS, it was built specifically for computer science students by PhD candidate Yunhao Zhang.

    Yunhao Zhang’s Egos-2000 Packs an Entire RISC-V Operating System Into Just 2,000 Lines of Code
    https://www.hackster.io/news/yunhao-zhang-s-egos-2000-packs-an-entire-risc-v-operating-system-into-just-2-000-lines-of-code-2ba9875524a7

    Designed to make it possible for students to learn about every aspect of OS development, egos-2000 is a miniature marvel.

    Reply
  9. Tomi Engdahl says:

    Milk-V’s Pioneer Is a Tall Glass of Cold RISC-V with 64 Cores, Up to 128GB of RAM
    https://www.hackster.io/news/milk-v-s-pioneer-is-a-tall-glass-of-cold-risc-v-with-64-cores-up-to-128gb-of-ram-fabf9f22747f

    With promises to make schematics and design files available soon, the 64-core Milk-V Pioneer is an absolute monster of a board.

    Chinese hardware company Milk-V Technology is preparing to launch a high-performance RISC-V computer with a difference: the Pioneer packs in 64 physical cores and supports up to 128GB of RAM in user-upgradable DDR4 DIMM modules.

    “Milk-V Pioneer is a developer motherboard, based on [the] Sophon SG2042, in a standard mATX form factor,” Milk-V’s Yiran Ke explains. “With PC-like interfaces and PC industrial compatibility, Pioneer provides a native RISC-V development environment and desktop experience. It is an excellent choice for developers and hardware pioneers looking to experience the cutting edge technology of RISC-V.”

    Reply
  10. Tomi Engdahl says:

    SenseCAP Indicator D1Pro Review – An ESP32-S3 & RP2040 IoT devkit with a 4-inch display, LoRa connectivity, sensors
    https://www.cnx-software.com/2023/05/27/sensecap-indicator-d1pro-review-an-esp32-s3-rp2040-iot-devkit-with-a-4-inch-display-lora-connectivity-sensors/

    Reply
  11. Tomi Engdahl says:

    Aries Embedded Launches a RISC-V Development Board in a Familiar Footprint: The FIVEBerry-A0A
    Built around a single-core 64-bit Renesas microcontroller with an Andes RISC-V core, this “berry” board aims at industrial control.
    https://www.hackster.io/news/aries-embedded-launches-a-risc-v-development-board-in-a-familiar-footprint-the-fiveberry-a0a-50c0660081b6

    Reply
  12. Tomi Engdahl says:

    64-bit RISC-V Microprocessor Delivers New Options for IoT Edge
    Development
    https://www.renesas.com/eu/en/document/whp/64-bit-risc-v-microprocessor-delivers-new-options-iot-edge-development

    Global and rapidly expanding IoT edge devices are becoming increasingly important for connecting various
    sensors to the cloud via networks. IoT edge devices are progressively integrating 64-bit microprocessors
    capable of running Linux and similar high-performance operating systems. Moreover, recent import and
    export regulation changes have produced a need for choices in CPU architecture for microprocessors to
    generate a stable supply of IoT devices. The RZ/Five boasts multiple features which help resolve these
    issues.

    Reply
  13. Tomi Engdahl says:

    64-Bit RISC-V General-Purpose MPU for IoT Edge
    https://www.renesas.com/eu/en/video/64-bit-risc-v-general-purpose-mpu-iot-edge

    RZ/Five provides a new platform for high-performance IoT Edge solutions. Learn the advantages of RISC-V CPU, and how to easily scale development across RISC-V and Arm cores.

    RZ/Five
    https://www.renesas.com/eu/en/products/microcontrollers-microprocessors/rz-mpus/rzfive-general-purpose-microprocessors-risc-v-cpu-core-andes-ax45mp-single-10-ghz-2ch-gigabit-ethernet

    infoActiveSamples Available
    General-purpose Microprocessors with RISC-V CPU Core (Andes AX45MP Single) (1.0 GHz) with 2ch Gigabit Ethernet

    Reply
  14. Tomi Engdahl says:

    A 32-Bit RISC-V CPU Core In 600 Lines Of C
    https://hackaday.com/2023/06/24/a-32-bit-risc-v-cpu-core-in-600-lines-of-c/

    If you have ever wanted to implement a RISC-V CPU core in about 600 lines of C, you’re in luck! [mnurzia]’s rv project does exactly that, providing a simple two-function API.

    Technically, it’s a user-level RV32IMC implementation in ANSI C. There are many different possible flavors of RISC-V, and in this case is a 32-bit base integer instruction set (RV32I), with multiplication and division extension (M), and compressed instruction set extension (C).

    There’s a full instruction list and examples of use on the GitHub repository.

    https://github.com/mnurzia/rv

    Reply
  15. Tomi Engdahl says:

    Olimex Unveils a Low-Cost Espressif ESP32-C6 RISC-V Evaluation Board for Matter and Smart Home Work
    Combining Wi-Fi 6, Bluetooth 5 Low Energy (BLE), and Thread-compatible communications, this EVB includes four inputs and four relays.
    https://www.hackster.io/news/olimex-unveils-a-low-cost-espressif-esp32-c6-risc-v-evaluation-board-for-matter-and-smart-home-work-9cbb83a97f5e

    Reply
  16. Tomi Engdahl says:

    Milk-V Unveils Its Third RISC-V Board in a Month: The $9 Dual-Core Linux-Capable Milk-V Duo
    Inspired by the Raspberry Pi Pico, the Milk-V Duo packs two Linux-capable RISC-V cores into a compact breadboard-friendly footprint.
    https://www.hackster.io/news/milk-v-unveils-its-third-risc-v-board-in-a-month-the-9-dual-core-linux-capable-milk-v-duo-3fb5d9f978d1

    Reply
  17. Tomi Engdahl says:

    $79 Raspberry Pi Alternative Comes with Built-in Touch Screen
    By Les Pounder published 19 days ago
    DFRobot’s Unihiker features an Arm powered Linux OS and a RISC-V microcontroller working together.
    https://www.tomshardware.com/news/dfrobot-unihiker-launches

    Reply
  18. Tomi Engdahl says:

    The first #RISCV #router is coming soon. #linux #OpenWRT #networking

    MangoPi RISC-V router will support dual GbE, dual USB 2.0, CAN bus, RS485, and more
    https://www.cnx-software.com/2023/07/04/risc-v-router-dual-gbe-dual-usb-2-0-can-bus-rs485/?fbclid=IwAR3Fhnw5BsmWw2nbgplJDgv6D8g9edPwhkLO9n2VN1mfJvwhdmpSJGv60Dc

    MangoPi is working on the first RISC-V router I’ve seen, based on the ArtInChip D213ECV 64-bit RISC-V processor with 256MB SPI NAND flash, two Gigabit Ethernet ports, two USB 2.0 ports, MIPI DSI+touch connector, support for CAN Bus and RS485, and expansion through a 22-pin GPIO header.

    Routers used to be mostly based on MIPS processors, then Arm processors took over, and maybe RISC-V is next, as MangoPi has just unveiled photos of the first RISC-V router on Twitter, and leaked some tidbits of information over the last two weeks or so on the social media platform.

    Reply
  19. Tomi Engdahl says:

    Researchers Build an AI for Chip Design, Which Churns Out a 486-Like RISC-V Chip in Just Five Hours
    Tested in a Linux-capable single-board computer, this AI-designed 32-bit CPU can keep up with an Intel chip of 30 years ago.
    https://www.hackster.io/news/researchers-build-an-ai-for-chip-design-which-churns-out-a-486-like-risc-v-chip-in-just-five-hours-ca9dddf3d3d2?fbclid=IwAR2kGv6yZ7O0Yqp9Cfcq0t0UeXFhZfHiJ_zKKIOmpgOCmIJrSDZvSyLwApA

    Reply
  20. Tomi Engdahl says:

    BeagleV-Ahead quad-core RISC-V SBC offers BeagleBone Capes compatibility
    Beagleboard.org Foundation’s BeagleV-Ahead is a single board computer powered by the T-Head TH1520 quad-core RISC-V processor and following the form factor of the popular BeagleBone Black board based on a Texas Instruments Sitara AM3359 single-core Arm Cortex-A8 processor.
    https://www.cnx-software.com/2023/07/13/beaglev-ahead-quad-core-risc-v-sbc-offers-beaglebone-capes-compatibility/

    Reply
  21. Tomi Engdahl says:

    Ubuntu 23.04 and Yocto Linux images are provided for the board along with source code, and work-in-progress documentation can be found on beagleboard.org. Like other boards from the foundation, the BeagleV-Ahead is open-source with hardware design files available for download. You can also get support in the forums.
    https://www.cnx-software.com/2023/07/13/beaglev-ahead-quad-core-risc-v-sbc-offers-beaglebone-capes-compatibility/

    Reply
  22. Tomi Engdahl says:

    DEBIAN OFFICIALLY ADDS RISC-V SUPPORT
    https://hackaday.com/2023/07/25/debian-officially-adds-risc-v-support/

    As time goes on, more and more computer manufacturers are moving towards the ARM architecture and away from the bloated and outdated x86 instruction set. Apple is the most prominent producer to take this step, but plenty others are using ARM for its flexibility and efficiency. The only problem with ARM is that it’s licensed, so if you want to go even further down the open-source path the RISC-V instruction set is the next logical step. Now at least one mainline Linux distribution will officially support this architecture.

    While Debian did have some support for RISC-V before this as a Debian port, which was not officially part of Debian.

    https://www.phoronix.com/news/Debian-Official-RISC-V

    Reply
  23. Tomi Engdahl says:

    RISC-V-piirien markkinoiden arvioitiin olevan 445,7 miljoonaa dollaria vuonna 2021. Vuosikasvuksi on arvioitu 33 prosenttia, mikä kasvattaisi RISC-V-piirien myynnin 2,7 miljardiin dollariin vuoteen 2027 mennessä.
    https://etn.fi/index.php/13-news/15172-vapise-arm-puolijohdejaetit-perustivat-risc-v-yrityksen

    Reply
  24. Tomi Engdahl says:

    Star64 RISC-V SBC can now boot Apache NuttX real-time operating system
    Most of the software development efforts on the more powerful RISC-V boards like Pine64 Star64 or StarFive VisionFive 2 have been focusing on Linux, but Lup Yuen Lee tried something different and managed to boot Apache NuttX real-time operating system on the StarFive JH7110-powered Star64 SBC.
    https://www.cnx-software.com/2023/08/17/star64-risc-v-sbc-apache-nuttx-real-time-operating-system/?fbclid=IwAR0g1J0NHrZg_8e-zDX4vJMjqTkRm828nybP-gWzuAUT1lg6YynsEseeD8M

    Reply
  25. Tomi Engdahl says:

    Nyt alkoivat ensimmäisen RISC-V-läppärin toimitukset
    https://etn.fi/index.php/13-news/15253-nyt-alkoivat-ensimmaeisen-risc-v-laeppaerin-toimitukset

    Alibaba on ryhtynyt toimittamaan tiettävästi maailman ensimmäisiä RISC-V-pohjaisia kannettavia tietokoneita. Roma-nimistä läppäriä on voinut tilata jo pidemmän aikaa, viime syksystä lähtien.

    Läppärin on kehittänyt Deep Digital Intelligence -niminen yritys. Ensimmäinen versio on lähinnä kehittäjille suunnattu malli. Alibaban sivuilla laitetta myydään 2526 euron hintaan, joten aivan peruskuluttajan perusläppäristä ei ole kyse.

    Reply
  26. Tomi Engdahl says:

    https://etn.fi/index.php/new-products/15280-risc-v-pohjainen-vaihtoehto-raspberry-pille

    Raspberry Pille on kehitetty monia kilpailevia kortteja, joista Milk-V on yksi mielenkiintoisimpia. Yhtiö on aiemmin julkaissut kolme muuta yhden kortin tietokonetta, jotka monet ovat hyvin samanlaisia kuin kuuluisa kilpailija.

    Yksi kolmesta aiemmin julkistetusta kortista oli Milk-V Mars. Se näytti aika suoraan Raspberry Pi 3B+:lta, vaikkakin piirikortti oli väriltään valkoinen. Uusin kortti on Milk-V Mars CM, joka matkii tehokkaimman RaspPi-moduulin eli Compute Module 4:n muotoa.

    Reply
  27. Tomi Engdahl says:

    Debiania voi ”pian” ajaa RISC-V-prosessorilla
    https://etn.fi/index.php/13-news/15285-debiania-voi-pian-ajaa-risc-v-prosessorilla

    Seuraava Debianin versio on 13 ja koodinimeltään Trixie. Se tulee virallisesti tukemaan RISC-V:tä X86:n ja Arm-käskykannan lisäksi. Jo aiemmin Debiania on ollut mahdollista käyttää RISC-V-laitteistolla, mutta tähän asti kyse on ollut epävirallisista porttauksista. Käyttöjärjestelmän versio 13 on ensimmäinen, joka tukee virallisesti arkkitehtuuria.

    Miksi tämä on merkittävää? Kyse on taas yhdestä askeleesta tiellä kohti sitä, että RISC-V-laitteista tulee valtavirtaa eri sovellusalueilla. Debian-tuki helpottaisi myös myöhempien Linux-jakelujen käyttöä esimerkiksi monen suosimissa Ubuntu-varianteissa.

    Reply
  28. Tomi Engdahl says:

    Tamperelainen RISC-V-piiri tuotantoon
    https://www.uusiteknologia.fi/2023/09/11/tamperelainen-risc-v-piiri-tuotantoon/

    Kolme vuotta sitten startattu Tampereen SoC Hub -konsortio on kovassa vauhdissa. Kehitysyksikön kolmas kokonaan suunniteltu Risc-V-pohjainen järjestelmäpiiri on saatu tuotantoon. Ja seuraavan neljännen piirin suunnittelu on jo käynnissä.

    Maailman suurimmalle siruvalmistaja TSMC:lle lähetetty Risc-V-suorittimen sisältävä Headsail-järjestelmäpiiri on tähänastisista SoC Hubin kaikkein monimutkaisin. Tampereen yliopiston SoC Hubin lisäksi projektissa ovat olleet mukana Nokia, CoreHW, VLSI Solution, TTTEch Flexibilis, Procemex, Wapice ja Cargotec.

    Uutuuspiiri sisältää 330 miljoonaa transistoria ja neliytimisen 64-bittisen RISC-V-alijärjestelmän sekö tekoälykiihdyttimen.

    ’’Päätavoitteemme on jatkaa järjestelmäpiirien suunnittelua ja seuraavaksi tähdätä 12 ja 7 nanometrin teknologioihin. Tämä projekti on tähän mennessä tarjonnut korvaamattomia oppimismahdollisuuksia paitsi yrityksille myös yksittäisille asiantuntijoille. Haluamme laajentaa yhteistyömallia konsortion ulkopuolelle myös muihin projekteihin”

    Tampereelta lähti 330 miljoonan transistorin jättipiiri tuotantoon
    https://etn.fi/index.php/13-news/15305-tampereelta-laehti-330-miljoonan-transistorin-jaettipiiri-tuotantoon

    Tampereella on nyt kolme vuotta kehitetty omia järjestelmäpiirejä SoC Hub -hankkeessa. Konsortion kolmas, huikeat 330 miljoonaa transistoria sisältävä järjestelmäpiiri on nyt lähetetty tuotantoon. Kunnianhimoinen piirikehitystavoite on saavutettu, mutta SoC Hubin työ jatkuu ja neljännen järjestelmäpiirin suunnittelu on jo käynnissä.

    Työ alkoi vuonna 2020 käytännössä puhtaalta pöydältä.

    Vastikään TSMC:lle tuotantoon lähetetty Headsail-järjestelmäpiiri on tähänastisista kaikkein monimutkaisin. Se sisältää 330 miljoonaa transistoria sekä muun muassa neliytimisen 64-bittisen RISC-V-alijärjestelmän ja tekoälykiihdyttimen. Piirin kompleksisuus on jopa ennennäkemätöntä avoimeen lähdekoodiin perustuvassa akateemisessa piirissä, joka yltää laadultaan myös kaupalliselle tasolle.

    - Piirikehitystyö on ollut hyvin nopeaa. Suunnittelutyön nopeus ja ketterät menetelmät olivatkin tämän projektin keskiössä, ja onnistuimme Headsailin kompleksisuudesta huolimatta suunnittelemaan sen nopeammin kuin aiemmat piirimme, kertoo projektipäällikkö ja piiriarkkitehti Antti Rautakoura Tampereen yliopistosta.

    Hänen mukaansa suunnittelutyötä nopeutti uudenlainen IP-XACT-pohjainen automaatiotyökalu. – Tämä on kolmivuotisen yhteistoiminnan ja kovan työn tulos

    Reply
  29. Tomi Engdahl says:

    RISC-V ohjaa KIAn uuden sähkömaasturin kojetaulua
    https://etn.fi/index.php/13-news/15294-risc-v-ohjaa-kian-uuden-saehkoemaasturin-kojetaulua

    Korealaisen autonvalmistaja KIAn uusi EV9-sähkömaasturi pitää sisällään erittäin modernia pohjoismaista tekniikkaan. Alps Alpinen kehittämässä kojelaudassa käytetään norjalaisen TouchNetixin kosketuspiirejä. Ne perustuvat avoimeen RISC-V-arkkitehtuuriin.

    Kyse on yrityksen AX54A-sirusta. Sen mahdollistaa rivin pintakosketuspainikkeita. Tämä ominaisuus on piilotettu ja taustavalaistu älykäs pinta kojelaudassa, joka aktivoituu koskettamalla. Patentoitu TouchNetix-voimantunnistustekniikka tarjoaa lisätason toiminnallista turvallisuutta käyttäjän vuorovaikutuksen aikana. Nämä painikkeet tarjoavat käyttäjille kotitoiminnon sekä audio-videonavigoinnin (AVN) infotainment-järjestelmää varten.

    Reply
  30. Tomi Engdahl says:

    Stefan Wagner’s Low-Cost Stereo FM Transmitter Is Driven by a WCH CH32V003 RISC-V Chip
    Built around an ultra-low-cost RISC-V microcontroller, this open-hardware project beams any analog audio signal out as an FM radio signal.
    https://www.hackster.io/news/stefan-wagner-s-low-cost-stereo-fm-transmitter-is-driven-by-a-wch-ch32v003-risc-v-chip-8c49e7efdd63?fbclid=IwAR1pG9V65ZFHW7D8gfF3ceBU8Fms19SDEnPPi_4TNJZRW94BbNnl2eK51DM

    The pocket-sized device is built around what Wagner describes as “cost-effective components,” including its central microcontroller: the WCH Electronics CH32V003 32-bit RISC-V microcontroller, one of a family of parts which launched in October last year for under 10¢ a piece. To this, Wagner has added a KTMicro KT0803 FM transmitter chip, a UMW TP4054 lithium ion battery management chip connected to a USB Type-C port for charging, and a 128×32 OLED display with three buttons for the user interface.

    The project’s design files, source code, and a 3D-printable case are all available on GitHub under the reciprocal Creative Commons Attribution-ShareAlike 3.0 Unported license.

    https://github.com/wagiminator/CH32V003-FM-Transmitter

    Reply
  31. Tomi Engdahl says:

    Uusimmat RISC-V-prosessorit riittävät jo tekoälyyn ja koneoppimiseen
    https://etn.fi/index.php/13-news/15436-uusimmat-risc-v-prosessorit-riittaevaet-jo-tekoaelyyn-ja-koneoppimiseen

    Avoimen RISC-V-arkkitehtuurin suosio kasvaa koko ajan ja esimerkiksi prosessoreja IP-ytiminä myyvät yritykset myöntävät niiden uhkan jo avoimesti. Nyt yksi RISC-V-pioneereista eli SiFive on esitellyt aiempaa suorituskykyisemmät ytimet, joilla voidaan toteuttaa jo tekoälylaskentaan ja koneoppimiseen sopivia suorittimia.

    Uudet ytimet ovat Performance P870 ja Intelligence X390 tarjoavat uuden tason alhaisessa tehossa, laskentatiheydessä ja vektorilaskentakyvyssä, ja yhdessä ne tarjoavat tarvittavan suorituskyvyn yhä enemmän dataa vaativassa laskennassa. SiFiven mukaan uutuusytimillä voidaan toteuttaa laskentaintensiivisiä tekoälysovelluksia niin kulutus-, auto- kuin verkkolaitteisiin.

    Reply
  32. Tomi Engdahl says:

    Ron Amadeo / Ars Technica:
    Qualcomm announces developing a Snapdragon RISC-V chip for Wear OS in partnership with Google, in what could be the first mass-market RISC-V Android SoC — Qualcomm and Google project will enable more RISC-V Android devices in the future. — The Android ecosystem is hurtling toward a RISC-V future.

    Qualcomm announces first-ever mass-market RISC-V Android SoC
    Qualcomm and Google project will enable more RISC-V Android devices in the future.
    https://arstechnica.com/gadgets/2023/10/qualcomm-announces-first-ever-mass-market-risc-v-android-soc/

    The Android ecosystem is hurtling toward a RISC-V future. The puzzle pieces for the up-and-coming CPU architecture started falling into place this past year when Google announced official RISC-V support in Android and plans to make it a “tier 1 platform” on equal footing with Arm. With the OS support underway, what we need now is hardware, and Qualcomm is stepping up to announce the first-ever mass-market RISC-V Android SoC.

    It doesn’t have a name yet, but Qualcomm says it’s developing a “RISC-V Snapdragon Wear” chip in collaboration with Google. The company says it plans to “commercialize the RISC-V based wearables solution globally including the US.” For Google and Qualcomm, this chip represents everyone’s first swing at a commercial RISC-V Android project, and as far as we can tell, it’s the first announced mass-market RISC-V Android chip ever. Qualcomm says the groundwork it and Google lay out “will help pave the way for more products within the Android ecosystem to take advantage of custom CPUs that are low power and high performance.”

    RISC-V represents a big threat to the Arm CPU architecture that currently dominates all mobile devices. RISC-V architecture is open source, which can make it cheaper and more flexible than Arm. If companies want to design their own chips, they can do that without paying a licensing fee to Arm. Since the architecture is open source, it’s possible to create a fully open source chip. If you’re a chip-design firm, you can make your own proprietary chip designs and license them, making you a competitor to Arm’s chip-design business.

    Reply
  33. Tomi Engdahl says:

    Qualcomm vie Androidin RISC-V-prosessorille
    https://etn.fi/index.php/13-news/15451-qualcomm-vie-androidin-risc-v-prosessorille

    Qualcomm kertoo laajentavansa pitkäaikaista yhteistyötään Googlen kanssa tuomalla RISC-V-pohjaisen puettavan ratkaisun käytettäväksi Googlen puettavien laitteiden Androidille eli Wear OS -käyttöjärjestelmälle. Tavoitteena on kehittää räätälöityjä pienitehoisia ja tehokkaita suorittimia Wear OS -pohjaisiin laitteisiin.

    Aiemmin yritykset ovat kehittäneet älykellojen prosessoreja Wear OS -alustalle. RISC-V-arkkitehtuuri on kuitenkin merkittävä uusi päänavaus avoimeen arkkitehtuuriin perustuvien räätälöitävien prosessorien kehityksessä.

    Android-ekosysteemi näyttää siirtyvän vauhdilla kohti RISC-V-prosessoreita. Viime vuonna Google julkisti virallisen RISC-V-tuen Androidille aikomuksenaan tehdä siitä tasavertaisen laitealustan Arm:n kanssa. Ensimmäinen RISC-V-pohjainen järjestelmäpiiri on tässä kehityksessä tärkeä askel.

    Reply

Leave a Comment

Your email address will not be published. Required fields are marked *

*

*